設計自動化會議 (Design Automation Conference：DAC) 最近在舊金山舉行。在演講中，涵蓋了廣泛的領(lǐng)域——例如，設計自動化算法領(lǐng)先技術(shù)、商業(yè) EDA 工具的新功能、技術(shù)和財務趨勢和預測以及行業(yè)標準活動。

　　近年來，DAC 組委會將傳統(tǒng)算法/工具的重點擴展到新穎的 IP、SoC 和系統(tǒng)設計技術(shù)和方法。Design and IP Track 中的演講深入探討了團隊如何解決新硅和封裝技術(shù)帶來的日益增加的復雜性，以及確保滿足對可靠性、安全性和安全性的更嚴格要求。

　　下面附上一份來自筆者對 DAC 的印象盤點。其中提到，機器學習 (ML) 技術(shù)對芯片設計的性質(zhì)和 EDA 工具本身的影響越來越大，這可能不足為奇?；谠朴嬎阗Y源的影響在趨勢演示中也很普遍。

　　以下是筆者總結(jié)的10 大要點：

　　(10)系統(tǒng)公司和EDA要求

　　幾場與趨勢相關(guān)的演講強調(diào)了超大規(guī)模數(shù)據(jù)中心和系統(tǒng)公司在內(nèi)部加強SoC 設計團隊方面的投資——例如谷歌、Meta、微軟、亞馬遜等。小組討論會詢問這些公司的代表——“你需要從 EDA獲得什么？”。他們的回答可以用四個詞來概括：“更大、更快的仿真系統(tǒng)”。

　?。槺阏f一句，他們談到了一個相當驚人的財務預測是，“所有 EDA 收入的 50% 最終將來自系統(tǒng)公司。”）

　　(9) 特定領(lǐng)域的架構(gòu)

　　他們預期，無晶圓廠、IDM 和系統(tǒng)廠的IC 設計人員將越來越多地尋求通過將“特定領(lǐng)域架構(gòu)”作為 SoC 和/或封裝集成的一部分來使他們的產(chǎn)品與眾不同。正如稍后將要討論的，無論是追求數(shù)據(jù)中心訓練還是數(shù)據(jù)中心/邊緣推理，ML 機會對產(chǎn)品功能的影響都是 DSA 設計的關(guān)鍵驅(qū)動因素。

　　反對 DSA 設計的論點是 ML 網(wǎng)絡拓撲繼續(xù)快速發(fā)展（參見 (6)）。對于數(shù)據(jù)中心應用，通用可編程引擎，例如具有豐富指令集架構(gòu)的GPGPU/CPU，可以提供更大的靈活性以快速適應新的網(wǎng)絡類型。一位主旨發(fā)言人提供了以下觀點：“這是計算的能源成本與數(shù)據(jù)移動之間的權(quán)衡。如果通用 (GPU) 架構(gòu)可以為復雜數(shù)據(jù)類型執(zhí)行能耗密集型 MAC 計算，那么數(shù)據(jù)移動的相對成本就會降低，也意味著無需專門的硬件。”

　　(8) 多樣化的設計開始

　　關(guān)于這部分，人們認為其驅(qū)動力的很大一部分來源是基于追求新 IC 設計的行業(yè)多樣性。這種想法是，即使一個行業(yè)板塊停滯不前，其他板塊無疑也會有所回升。下圖說明了新興細分市場中設計起步的廣度。

　　由于 EDA 行業(yè)增長嚴重依賴設計啟動，因此他們的財務預測非常樂觀。

　　(7) 過渡到云端

　　另一項預測——也許令人吃驚，也許并不令人吃驚——是“50% 的 EDA 計算周期將由云資源提供”。

　　演講者的論點是，新的小型設計公司沒有資源或興趣構(gòu)建內(nèi)部 IT 基礎(chǔ)設施，并且“對更新的方法和流程更加開放”。

　　一些 EDA 演示文稿承認需要解決這一趨勢——“我們必須確保我們工具中的算法最大程度地利用多線程和并行計算方法，以支持基于云的計算?！?/p>

　　然而，并不是每個人都相信云過渡會順利進行。

　　（6）“EDA許可需要采用SaaS模式”

　　DAC 主題演講者的一個非常尖銳的論點是 EDA 許可模式與利用云計算資源的趨勢不一致。他認為，“EDA 許可證的數(shù)量在一個設計項目的整個時間表中只有兩次是正確的（the amount of EDA licenses is right only twice in the overall schedule of a design project）。IT 行業(yè)的其他部門已經(jīng)接受了軟件即服務模型——EDA 公司也需要這樣做?！?/p>

　　下圖說明了“topped watch licensing model”。

　　在多年許可租賃協(xié)議中定期重新混合特定 EDA 產(chǎn)品的許可數(shù)量的機會在一定程度上緩解了這個問題。但主旨發(fā)言人承認，改變現(xiàn)有的許可財務模型會遇到來自 EDA 公司的相當大的阻力。

　　(5) 機器學習應用

　　在今年，有許多關(guān)于 ML 特定設計預期增長的演講，包括非常高端的數(shù)據(jù)中心訓練/推理和低端/邊緣推理。

　　（a）高端數(shù)據(jù)中心ML增長

　　對于在超大規(guī)模數(shù)據(jù)中心運行的機器學習，重點仍然是提高圖像和自然語言處理的分類準確性。一位主旨演講者提醒聽眾：“雖然人工智能概念已經(jīng)有幾十年的歷史，但我們?nèi)匀惶幱跒檫@些應用探索機器學習架構(gòu)的早期階段。GPGPU 硬件對 ML 計算工作負載的適應實際上僅在 10 年前才開始。我們不斷發(fā)展新的網(wǎng)絡拓撲、計算算法和反向傳播訓練誤差優(yōu)化技術(shù)?！?/p>

　　下圖突出顯示了過去十年用于圖像分類的神經(jīng)網(wǎng)絡增長的復雜性，顯示了提高分類精度所需的計算量。

　?。ㄗ筝S是“Top 1”分類與標記訓練數(shù)據(jù)集的匹配精度。繼續(xù)關(guān)注提高準確性的一個跡象是，如果正確的標簽在“Top 5”預測中，則神經(jīng)網(wǎng)絡曾經(jīng)被賦予分類匹配的功勞）

　　（b）低邊緣/邊緣ML增長

　　相當多的技術(shù)和趨勢演示側(cè)重于使用于訓練的 ML 網(wǎng)絡適應邊緣推理的嚴格 PPA 和成本要求。權(quán)重和中間網(wǎng)絡節(jié)點結(jié)果的高精度數(shù)據(jù)類型可以量化為更小、更高效的 PPA 表示。

　　一位演講者用以下場景挑戰(zhàn)觀眾。

　　“考慮工業(yè)物聯(lián)網(wǎng) (IIoT) 應用，在這些應用中，傳感器和傳感器與低成本微控制器相集成，可提供實時監(jiān)控。在許多情況下，僅僅檢測超過某個閾值的振動、噪音或壓力變化或圖像缺陷是不夠的——有必要將傳感器輸出分類為特定模式并做出相應響應。這非常適合使用在相應微控制器上運行的小型機器學習引擎。我敢打賭，觀眾中的許多人已經(jīng)在考慮 IIoT ML 應用程序。”

　　(4) HLS與設計師生產(chǎn)力

　　有幾場演講鼓勵設計團隊采用更高級別的設計抽象和相應的高級綜合，以解決日益增加的 SoC 復雜性。

　　鼓勵設計人員訪問SystemC.org，了解 SystemC 語言標準定義的最新進展，特別是 SystemC 可綜合子集。

　　(3) 時鐘

　　在設計團隊面臨的所有挑戰(zhàn)中，從眾多 DAC 演示中可以清楚地看出，管理當前 SoC 設計中越來越多的時鐘域至關(guān)重要。

　　從架構(gòu)的角度來看，設置和（完美地）執(zhí)行時鐘域交叉 ( clock domain crossing：CDC) 檢查以確保正確同步至關(guān)重要。

　　從物理實現(xiàn)的角度來看，開發(fā)時鐘單元布局和互連布線策略以實現(xiàn)延遲目標和觀察偏斜約束（skew constraints）是非常困難的。一篇有見地的論文強調(diào)了 PCIe5 IP 宏的（多路復用）時鐘管理和分配方面的挑戰(zhàn)。

　　物理綜合流程越來越多地利用時鐘到達端點之間的“有用偏差”（useful skew）作為解決長路徑延遲的另一種優(yōu)化方法（并且作為間接好處，分配瞬時開關(guān)活動）。

　　一篇引人注目的 DAC 論文強調(diào)了偏移確實有助于關(guān)閉“l(fā)ate”時序，但可能會加劇“early”時序路徑，需要更大的延遲緩沖來修復保持路徑（hold paths）。作者描述了一種獨特的方法來確定有用的偏斜實現(xiàn)（skew implementations）的組合，以調(diào)整延遲和早期時鐘到達端點，以減少保持緩沖（hold buffering），節(jié)省功耗和塊面積。

　　靜態(tài)時序分析需要認真注意時鐘定義和時序約束——在整個工作條件范圍內(nèi)進行多模式、多角（multi-corner ）分析的努力成倍增加。一個演講側(cè)重于需要關(guān)注改進的方法來表征和分析具有統(tǒng)計變化的時序。在未來，告訴項目管理“設計接近于 n-sigma 時序”將變得更加普遍。

　　(2) EDA 中的機器學習

　　有很多演講談到了ML技術(shù)是如何影響EDA工具和流程。以下是一些觀察：

　　（a）ML “inside”

　　一種方法是將機器學習技術(shù)直接整合到工具算法中。這是一個主題演講中發(fā)人深省的評論：

　　“ML 網(wǎng)絡的訓練需要一個輸入狀態(tài)，然后向前計算一個結(jié)果。有一個誤差函數(shù)作為優(yōu)化目標。該函數(shù)相對于現(xiàn)有網(wǎng)絡參數(shù)的偏導數(shù)的反向傳播推動了迭代訓練的改進。EDA 中有類比——考慮單元格放置。”

　　主題演講者繼續(xù)說道：“當前布局用于計算由總網(wǎng)絡長度估計、本地布線擁塞和關(guān)鍵網(wǎng)絡時序組合而成的結(jié)果。目標是優(yōu)化此（加權(quán)）結(jié)果計算。這是在單元放置優(yōu)化算法中使用 ML 技術(shù)的理想應用。”

　　（b）ML “outside”

　　另一種方法論是在現(xiàn)有 EDA 工具/算法的“外部”應用 ML 技術(shù)。例如，塊物理實現(xiàn)是一個迭代過程，從使用早期 RTL 的初始結(jié)果到隨后的 RTL 模型發(fā)布。此外，物理工程師使用整個流程中提供的各種約束組合對單個模型進行迭代，以評估 QoR 差異。這種在開發(fā)周期中積累的物理數(shù)據(jù)可以作為 ML 訓練的（特定于設計的）數(shù)據(jù)集，幫助工程師開發(fā)最佳流程。

　　(1) 功能安全與保障

　　可能對整個設計和 EDA 行業(yè)產(chǎn)生影響的最具挑戰(zhàn)性、最具破壞性且最令人興奮的領(lǐng)域是滿足功能安全和安保要求的日益增長的需求。

　　雖然經(jīng)常被一起提到，但功能安全和保障有很大不同，據(jù)一位 DAC 演示者稱，“甚至可能相互沖突”。

　　FuSa（for short）是指為響應系統(tǒng)和/或隨機故障而包含的必要硬件和軟件設計功能。一位演講者強調(diào)，基礎(chǔ)設施已經(jīng)到位，使設計人員能夠通過 ISO 26262 和 IEC 61508 標準結(jié)構(gòu)識別和跟蹤FuSa 功能的定義和驗證，他說：“我們知道如何通過流和供應鏈傳播 FuSa 數(shù)據(jù). 相應地，我們對軟件工具的使用充滿信心?！比欢?，同一小組的一名成員說：“現(xiàn)在的挑戰(zhàn)是建立專業(yè)知識以了解在何處以及如何插入 FuSa 特征。您如何確保系統(tǒng)在遇到隨機故障時能夠正確運行？FuSa 作為一門工程學科，我們?nèi)蕴幱谄鸩诫A段。”

　　EDA 行業(yè)通過提供特定產(chǎn)品來協(xié)助 ISO 26262 數(shù)據(jù)依賴性管理和可追溯性，對 FuSA 開發(fā)日益重要的重要性做出了回應。

　　安全問題在整個行業(yè)中不斷出現(xiàn)。簡而言之，電子系統(tǒng)的安全性包括：

　　旁道攻擊（例如，敵手監(jiān)聽發(fā)射）

　　惡意硬件（例如，制造流程中插入的“木馬”）

　　逆向工程（攻擊者訪問設計數(shù)據(jù)）

　　供應鏈中斷（例如，克隆、贗品、重新標記模塊；期望芯片將被識別、驗證和跟蹤）

　　設計實現(xiàn)流程需要添加安全硬件 IP 以防止這些攻擊“surfaces”。

　　對我而言，產(chǎn)品 FuSa 和安全要求的影響將對系統(tǒng)設計、IP 開發(fā)和 EDA 工具/流程產(chǎn)生普遍影響。